当地时间12月6日，RISC-V峰会在美国旧金山召开。由政府支持的正在开发开源 RISC-V 性能处理器的中国科学院表示，它将每六个月发布一次重大设计升级。CAS 希望芯片设计的加速发布能够为其开源项目建立动力和支持。RISC-V 基于开源指令架构，并且免版税，这意味着公司可以采用设计而无需支付许可费。中科院的第一颗香山芯片，称为雁栖湖，已于 2021 年 7 月流片。其继任者南湖于周一宣布进行重大性能和架构升级，并将于 2022 年初上市。中国科学院计算技术研究所教授包云岗在 RISC-V 大会上的一次演讲中说：“对我们来说，我们不想创办一家创业公司来商业化，但我们希望还有其他一些公司可以做到这一点。”“我们希望在 RISC-V 上看到像 Red Hat 这样的公司，” 包云岗说。中国已将开发本土芯片作为赶上美国的国家优先事项。中国还支持采用 ARM 设计制造的芯片。阿里巴巴已经在其云服务中部署了RISC-V 服务器芯片，并开源了一些设计。六个月的发布周期与创建 ISA 的 RISC-V 基金会批准新功能的速度加快有关。RISC-V International 的首席技术官 Mark Himelstein 在接受 The Register 采访时表示：“真正需要意识到的一件事是，我们在 2020 年批准了零规范。2021 年，我们做了 16 项，其中包括向量之类的一些大事。”第一款名为雁栖湖的香山芯片与 SiFive 的 P550 相比，被视为 ARM 的 Cortex-A76 内核的主流计算竞争对手。雁栖湖针对28纳米工艺进行了优化。新的芯片被称为南湖，专为 14 纳米工艺设计，表面上由中芯国际制造。它基于 64 位 RV64GCBK 设计，带有 BK 标识对新扩展的支持。鉴于 RISC-V 的协作性质，Nanhu 的一些新功能借鉴了 SiFive 设计，例如Block Inclusive Cache。在幻灯片中，Nanhu 芯片在 SPEC2006 上的基准测试中在任何地方都比其前身快两倍。新的双核芯片设计以 2.0GHz 的频率运行，而前代芯片为 1.3GHz 的单核芯片。该设计对前端和后端设计进行了修订，以提高吞吐量和性能。包云岗在演讲中说，目标是“实现更高的分支预测精度和更高的读取吞吐量”。新架构优化了执行单元，支持更多指令，包括位操作和标量加密扩展。它还有一个符合 IEEE754 标准的浮点单元，称为Fudian。对于加载存储单元，支持新功能，包括自定义和可配置的物理内存属性、物理内存保护以及所有三级缓存（L1、L2、L3）的 ECC。包云岗表示，内存敏感基准测试的 IPC（每周期指令数）增加了 30%。
